RISC-V AI-Enabled ASIC/FPGA SoC Engineer (RTL/UVM)

Elsys Design recherche des ingénieurs ASIC/FPGA talentueux pour concevoir des circuits intégrés avec une IA intégrée via une architecture RISC-V. Vous participerez activement à la définition de l'architecture et au développement RTL, en utilisant VHDL/Verilog/SystemVerilog, et vous assurerez la vérification par tests et UVM.

Le poste implique la supervision de l'intégration top et la collaboration étroite avec l'équipe de vérification, avec des opportunités dans les secteurs automobile, IoT et