Ingénieur ASIC R&D – Architecture, RTL & DFT

Capgemini Engineering recherche un ingénieur ASIC expérimenté pour définir et spécifier des architectures ASIC, modéliser en RTL et vérifier des modules complexes jusqu’au GDSII dans un cadre international.

Idéalement diplômé Bac+5 en microélectronique, vous maîtrisez VHDL/SystemVerilog, DFT/ATPG et outils EDA (Cadence, Siemens, Synopsys). Poste hybride avec télétravail possible, Paris région/IDF.