Inférence neuronale bayésienne à partir de transistors ferroélectriques à mémoire
Description du sujet de thèse
De nombreux systèmes critiques pour la sécurité intègrent désormais des fonctions d'intelligence artificielle devant opérer avec une consommation énergétique minimale et sous fortes incertitudes, notamment en contexte de données limitées. Or, les approches déterministes classiques de l'IA ne fournissent qu'une estimation ponctuelle des prédictions, sans quantification rigoureuse de la confiance, ce qui limite leur fiabilité en conditions réelles.
Domaine
Défis technologiques
Sujets de thèse
Inférence neuronale bayésienne à partir de transistors ferroélectriques à mémoire
Contrat
Thèse
Description de l'offre
Cette thèse s'inscrit dans le domaine émergent de l'électronique bayésienne, où l'objectif est d'implémenter l'inférence probabiliste directement au niveau matériel, en exploitant la variabilité intrinsèque de nanodispositifs pour représenter et manipuler des distributions de probabilité. Si des mémristors ont déjà été utilisés pour réaliser des opérations d'inférence bayésienne, leurs contraintes en endurance et en énergie de programmation constituent un verrou majeur pour l'apprentissage embarqué.
L'objectif de cette thèse est d'explorer l'utilisation de transistors ferroélectriques à effet de champ (FeMFETs) comme briques élémentaires de réseaux de neurones bayésiens sur puce. Il s'agira de caractériser et modéliser l'aléa ferroélectrique exploitable pour l'échantillonnage et la mise à jour probabiliste, de développer des architectures de neurones et synapses bayésiens basées sur ces dispositifs, puis d'évaluer expérimentalement et au niveau système leur robustesse, leur efficacité énergétique et leur pertinence pour des applications critiques.
Université / école doctorale
Electronique, Electrotechnique, Automatique, Traitement du Signal (EEATS)Université Grenoble Alpes
Site
Grenoble
Critères candidat
Formation recommandée
Master 2 microélectronique, nanotechnologie, sciences des matériaux, physique
Disponibilité du poste
01/10/2025
Personne à contacter par le candidat
RUMMENS François CEADRT/DSCIN/DSCIN/LSTACEA LIST - Site Nano-INNOV Palaiseau, 8 Avenue de la Vauve91120 Palaiseau
Tuteur / Responsable de thèse
VIANELLO Elisa CEADRT/DCOS//LDMCCEA Leti MINATEC CampusLaboratoire de Technologies Memoires Avancées17, rue des Martyrs38054 Grenoble CEDEX9