Stage Horloges Atomiques F/H
Safran est un groupe international de haute technologie opérant dans les domaines de l'aéronautique (propulsion, équipements et intérieurs), de l'espace et de la défense. Sa mission : contribuer durablement à un monde plus sûr, où le transport aérien devient toujours plus respectueux de l'environnement, plus confortable et plus accessible. Implanté sur tous les continents, le Groupe emploie 100 000 collaborateurs pour un chiffre d'affaires de 27,3 milliards d'euros en 2024, et occupe, seul ou en partenariat, des positions de premier plan mondial ou européen sur ses marchés.
Safran est la 2ème entreprise du secteur aéronautique et défense du classement « World's Best Companies 2024 » du magazine TIME.
Le stage se déroulera au sein de la Business Unit SOE (Satellite Onboard Electronics) de SDS (Safran Data Systems) à Cesson-Sévigné (35). Vous serez intégré-e au sein de l'équipe R&D « Composants Temps Fréquence » en charge de la conception d'Oscillateurs à Quartz Thermostatés (OCXO) et d'horloges atomiques utilisés dans le domaine industriel et le domaine spatial.
Aujourd'hui, les systèmes de synchronisation de haute précision (télécommunications, spatial, métrologie, défense) s'appuient sur des horloges atomiques ou oscillateurs disciplinés pour garantir une stabilité temporelle optimale.
Afin d'aligner ces références locales sur un signal de référence externe (PPS provenant par exemple d'un GPS ou d'un générateur maître), il est nécessaire de mesurer avec la plus grande précision possible le décalage de phase entre signaux.
Les méthodes classiques de mesure, basées sur des compteurs cadencés par une horloge, sont limitées en résolution (quelques ns).
Vous serez donc amené-e à implémenter un Time-to-Digital Converter (TDC) en FPGA ce qui permettra de descendre à la gamme sub-nanoseconde et ainsi d'améliorer significativement la performance du système.
*Étude bibliographique des architectures TDC adaptées aux FPGA
*Conception et implémentation d'un prototype de TDC sur une cible FPGA existante ;
*Intégration du TDC dans une boucle de détection de phase associée à une horloge atomique et un signal PPS entrant ;
*Évaluation des performances : résolution, linéarité, stabilité, impact sur la qualité de synchronisation ;
*Rédaction et présentation des résultats obtenus, avec propositions d'améliorations.
Niveau d'étude : Bac +5 Ingénieur ou Master 2
Compétences techniques recherchées :-FPGA
-Programmation VHDL
-Appétence pour le Traitement du Signal
-Instrumentation : alimentation, oscilloscope, compteur de fréquence
-Anglais : lecture de documentations techniques Compétences humaines/sociales recherchées :
Rigueur scientifique et goût pour l'expérimentation. École + domaine de formation ciblés : Étudiant-e en école d'ingénieur ou Master 2 en électronique numérique, systèmes embarqués ou télécommunications.