STAGE-FPGA Verification automatisée avec VIPs réutilisables F/H

Contexte

Les FPGA sont aujourd’hui au cœur de nombreux systèmes critiques dans les domaines du spatial, de la défense, des télécommunications, de l’industrie ou encore de l’IA embarquée. La complexité croissante de ces systèmes rend indispensable la mise en place de méthodologies de vérification performantes afin de garantir leur fiabilité tout en maîtrisant les délais de développement.

Dans les projets industriels, la qualité d’un FPGA repose autant sur sa conception que sur sa stratégie de vérification. Les approches actuelles s’appuient désormais sur l’automatisation des campagnes de tests, l’intégration continue (CI/CD) et la génération automatique d’indicateurs de qualité.

Dans ce contexte, ELSYS Design souhaite renforcer son framework de vérification FPGA basé sur VUnit, afin de proposer un environnement robuste, réutilisable et facilement intégrable aux projets de développement de demain.

Objectifs

L'objectif du stage est de contribuer à la création d'une plateforme de vérification FPGA permettant d'automatiser l'exécution des tests, d'améliorer la réutilisabilité des composants de vérification et de faciliter l'intégration continue des développements.

Le stagiaire participera notamment à :

·        La mise en place d'une infrastructure de vérification basée sur VUnit.

·        La migration et l'automatisation de plans de tests existants.

·        Le développement de composants de vérification réutilisables (VIPs).

·        L'intégration des campagnes de vérification dans une chaîne CI/CD.

La mise en œuvre de métriques et de rapports permettant le suivi de la qualité des développements FPGA.

Travaux prévus

Au sein de l'équipe FPGA, le stagiaire participera aux activités suivantes :

·        Analyse des méthodes et environnements de vérification existants.

·        Définition de l'architecture du framework de test.

·        Développement d'environnements de test automatisés en VHDL/Python.

·        Création de VIPs pour protocoles de communication couramment utilisés (AXI-Stream, AXI-Lite, UART, SPI, etc.).

·        Mise en œuvre de tests de régression automatiques.

·        Génération de rapports de couverture et d'indicateurs qualité.

·       Intégration de la solution dans un environnement GitLab CI ou Jenkins.

Profil Recherché

Compétences recherchées

Vous êtes étudiant(e) en dernière année d'école d'ingénieurs ou Master en Electronique et Systèmes Embarqués et vous possédez des connaisances validées en : 

·        VHDL ou Verilog.

·        Python.

·        Concepts de vérification FPGA.

Vous avez des notions de développement embarqué en C et un réel intérêt pour l'automatisation.

Compétences développées

·        Méthodologies modernes de vérification FPGA.

·        Développement de frameworks de test.

·        Intégration continue appliquée aux systèmes embarqués.  

Avantages Salariaux

• Titre restaurant presque intégralement pris en charge
• Accès aux activités sociales et culturelles du CSE
• Remboursement de 70% du Pass Navigo en Île-de-France

Qui sommes-nous

ELSYS Design est une société d’ingénierie spécialisée dans la conception de systèmes électroniques embarqués.

Nous accompagnons nos clients issus de secteurs variés (énergie, semiconducteur, défense, spatial, transport, etc.) dans 4 domaines principaux : la microélectronique ( FPGA , ASIC , SoC ), la carte , le logiciel embarqué et l’ ingénierie système .

Chez ELSYS Design, nous sommes tous ingénieurs , votre manager sera donc lui aussi issu de la technique. Il veillera à vous proposer des projets pertinents qui vous permettront de vous constituer une expérience riche, bâtie sur un socle de compétences recherchées .

Vous aimez relever des défis techniques ? Vous avez envie d’évoluer dans une ambiance humaine, bienveillante et responsabilisante ? D’intégrer une structure familiale, présentant les avantages d’un grand groupe ?

Alors, n’hésitez plus : postulez et rencontrons-nous !