STAGE-Design FPGA d’un récepteur de radionavigation (Drone) F/H

Dans un premier temps, l’étude des différents moyens de radionavigation (ILS : LOC / GLIDE et VOR) sera obligatoire. Une architecture top-level est proposée mais le stagiaire aura pour mission de l’étoffer et de la décrire à un plus bas niveau. Le design se fera sur une carte de développement (Intel/Altera) en langage VHDL ou Verilog. Il y aura aussi une partie du développement sur le processeur embarqué (NIOSII) pour l’envoi de commandes et la réception de statuts ainsi que la construction des trames de sortie vers le lien série.

Profil recherché

Vous êtes en 3ème année de cycle ingénieur en option Micro‑Electronique. Vous avez déjà des connaissances acquises en cours ou en TP sur les langages VHDL, C/C++. Votre implication sur des projets extrascolaires de scripting (Makefile, TCL) est un plus qui sera apprécié. Dynamique, passionné(e) et motivé(e), vous êtes en quête de défis techniques.

Avantages salariaux

• Titre restaurant presque intégralement pris en charge
• Accès aux activités sociales et culturelles du CSE
• Prime Transport de 200 EUR net par an.