Multicore WCET Timing & Memory Interference Research Intern

Un centre de recherche avancée recrute un stagiaire pour étudier les anomalies temporelles et l'interférence mémoire dans l'analyse du Temps d'Exécution le Pire Cas (WCET). Ce stage de 6 mois se concentrera sur des systèmes critiques, notamment dans les secteurs automobile et aéronautique, et exige une connaissance approfondie des architectures informatiques. Les candidats idéaux auront des compétences analytiques et en programmation. Ce poste est situé à Saclay, France.

#J-18808-Ljbffr