Ingénieure R&D ASIC — Télétravail et Impact

Capgemini Engineering est à la recherche d’un ingénieur ASIC expérimenté pour définir et spécifier des architectures ASIC, modéliser en RTL (VHDL/Verilog) et vérifier des modules ASIC dans un cadre UVM. Le candidat participera à l’implémentation et à la vérification DFT/ATPG et au design physique jusqu’au GDSII.

Profil idéal: Bac+5 en microélectronique, expérience ou potentiel de progression, connaissance des outils ECAD et des contraintes de placement et timing.