Ingénieure R&D ASIC/FPGA – Architecture & Verilog

Capgemini Engineering, située à Blagnac, recherche un ingénieur pour travailler sur la définition et la vérification d'architectures d’ASIC. Vous intégrerez une équipe dédiée et aurez l'opportunité de contribuer à des projets innovants.

Le candidat idéal possède une expérience en VHDL et des compétences en conception de modules RTL. Rejoignez une entreprise qui valorise la diversité et offre des possibilités d'apprentissage continu.