Ingénieur Vérification SoC/FPGA – VIP/UVM SystemVerilog

ELSYS Design recherche un ingénieur en vérification de circuit intégré numérique à Cesson-Sévigné. Vous participerez à la vérification de projets SoC/FPGA, avec un encadrement technique pour développer vos compétences. Le poste offre un salaire de 35 à 50 K€ annuels.

Vous intégrerez une équipe dynamique où l'innovation est valorisée, avec des avantages comme 10 jours de RTT, allocations repas, et mutuelle santé. Rejoignez-nous pour des défis techniques passionnants dans un environnement bienveillant.