Ingénieur Vérification SoC/FPGA – VIP/UVM

ELSYS Design recherche un ingénieur en vérification de circuit intégré numérique à Cesson-Sévigné (35) pour renforcer son pôle de vérification. Salaire entre 35 et 50 K€ annuels, avec perspective d’évolution et accompagnement par le leader technique.

Vous participerez à la vérification et validation de projets SoC/FPGA dirigés et UVM, rédigeant des plans de vérification, concevant des VIPs et développant des modèles comportementaux en SystemVerilog ou C.