Ingénieur R&D ASIC – RTL, DFT & GDSII

Capgemini Engineering recrute un ingénieur ASIC expérimenté pour concevoir et vérifier des architectures ASIC, incluant les modules RTL et la vérification UVM, avec une exposition au DFT/ATPG et au flux physique allant jusqu’au GDSII.

Vous travaillerez sur des nœuds technologiques avancés et collaborerez au sein d’équipes internationales, en France et à l’international, avec des possibilités de télétravail et un parcours d’intégration sur 9 mois.