Ingénieur R&D ASIC — Architecte RTL, Vérif & DFT

Capgemini Grenoble recherche un expert ASIC pour développer des solutions à la pointe des technologies (3nm, 18A) et répondre aux besoins mondiaux de nos clients.

Vous concevrez et validerez des architectures ASIC/FPGA, réaliserez du RTL en VHDL/Verilog, assurerez la vérification (UVM) et l’intégration DFT/ATPG, puis participerez au design physique jusqu’au GDSII.

Formation en électronique et expérience en timings et IPs RTL bienvenues. Mobilité européenne et télétravail partiel possibles.