Ingénieur IP FPGA/ASIC — Dév RTL & Vérif

ELSYS Design, situé à Rennes, recherche un(e) ingénieur(e) en microélectronique pour participer au développement d'IPs sur FPGAs et/ou ASICs. Vous serez intégré(e) au sein d'une équipe dynamique et travaillerez étroitement avec un leader technique pour assurer le bon développement des IPs.

Le candidat idéal aura un diplôme BAC +5 en électronique et maîtrisera des langages de description comme VHDL ou Verilog. Les avantages incluent des RTT, allocation repas, et mutuelle santé.