Ingénieur/Ingénieure R&D ASIC

Responsabilités

• Définition et spécification d'architectures d’ASIC (Fonctionnelle et Testabilité)
• Modélisation en RTL (VHDL, Verilog) avec une emphase sur la conception de modules ASIC.
• Vérification de la modélisation dans un environnement ASIC (UVM, …)
• Implémentation & simulation du Design For Test (DFT, ATPG)
• Design physique du circuit jusqu’au GDSII (Synthèse, Placement, Routage, DRC, LVS)

Profil

Vous avez une expérience sur des ASICs, MPU, MCU ou des FPGA embarquant les ISA ou fonctionnalités suivantes (ARM, RISCV, CML, NOC, PCIe, CXL, DDR, HBM, USB, I3C …)

Codage VHDL et/ou System Verilog ou Verilog ou SystemC (IP, Top, Test Bench, OVM, UVM)

Conception de module RTL (IP) et intégration-création de Top

Vérification virtuelle de modules et d'ASIC Top (RTL & timings – C, C++, UVM)

Avantages

Qualité de vie au travail : accord de télétravail en France et à l’international, accord sur l’égalité professionnelle, la parentalité, l’équilibre des temps et la mobilité durable.

Apprentissage en continu : certifications et formations en libre accès, accompagnement sur mesure avec votre career manager, parcours d’intégration sur 9 mois.

Avantages groupe & CSE : plan actionnariat, activités à tarifs préférentiels, remboursement partiel vacances, remboursement de votre abonnement sportif ou culturel.