Ingénieur / Ingénieure d'intégration applicative (H/F)

Mission :

L'essor des grands modèles d'IA, en particulier les LLM et les réseaux de neurones profonds, accroît fortement les besoins en calcul, en mémoire et en communication. Cette évolution s'accompagne d'un passage vers des architectures multi-chiplets, qui améliorent la modularité, la densité d'intégration et la flexibilité de conception. Dans ces systèmes, les réseaux sur puce jouent un rôle central. Ils assurent l'interconnexion des cœurs de calcul, des mémoires, des accélérateurs spécialisés et des interfaces inter-chiplets. Les No

C classiques restent toutefois peu adaptés aux charges de travail d'IA. Leur consommation n'est pas toujours proportionnelle à l'activité réelle, et leur comportement s'ajuste mal à la variabilité des trafics. Il devient donc nécessaire de concevoir des réseaux sur puce énergie-proportionnels, capables d'adapter leur consommation et leurs mécanismes de communication au niveau d'utilisation effectif, tout en maintenant les performances requises par les applications d'IA.

Ce projet vise à explorer, concevoir et évaluer des architectures de No

C énergie-proportionnels pour les systèmes multi-chiplets dédiés à l'IA. Le travail portera sur quatre axes principaux.

Il s'agira de caractériser les trafics générés par différentes familles de modèles, notamment les LLM et les réseaux de neurones profonds. L'objectif est d'identifier les phases critiques, les motifs de communication dominants et la variabilité temporelle des échanges. Des benchmarks représentatifs devront être développés pour évaluer l'adéquation des No

C aux usages réels.

Le projet étudiera des topologies reconfigurables, des mécanismes de mise en veille sélective, des stratégies de routage adaptatif et des techniques de gestion dynamique des liens, des buffers et du contrôle des flux de données (synchrone ou asynchrone). L'enjeu est de réduire la consommation énergétique sans pénaliser excessivement les performances.

Les solutions proposées seront évaluées à l'aide d'outils de simulation de réseaux sur puce, notamment Book

Sim, associés à des modèles énergétiques adaptés. L'analyse reposera sur des métriques telles que la consommation, la latence, le débit, la variabilité temporelle et le coût matériel. Une comparaison avec l'état de l'art sera attendue.

Le projet pourra inclure une interaction avec les couches logicielles et algorithmiques afin d'adapter certains schémas de communication aux contraintes des No

C énergie-proportionnels. Des techniques de compression, de quantification ou de réduction du trafic pourront être étudiées.

Activités :

Les activités envisagées comprennent la proposition de nouveaux designs de No

C, leur implantation et des expérimentations associées pour la validation. Une participation active est également attendue aux diverses tâches s'inscrivant dans le cadre du projet collaboratif finançant ce travail.