Ingénieur Design Numérique ASIC/FPGA/SoC - RTL & Verilog

elsys-design à Valbonne recherche un Ingénieur en Design Digital pour ASIC/FPGA/SOC. Vous serez impliqué dans la conception et les spécifications des circuits intégrés en utilisant VHDL, Verilog ou SystemVerilog.

Le candidat idéal devra avoir un diplôme en électronique ou informatique, avec une expérience dans le design digital, et maîtrise des outils de conception comme Synopsys et Cadence. Ce poste est en CDI, avec un salaire entre 40 et 45 k€ brut par an.