Ingénieur Design ASIC RTL pour SoC & Performance

CELAD recrutepour un poste d’Ingénieur design ASIC (RTL) / Digital IC designer confirmé près de Rousset (13). Missions: concevoir et maintenir des modules RTL pour processeurs sécurisés, optimiser microarchitecture et réaliser validations et débogage.

Le candidat doit avoir ≥5 ans d’expérience en conception numérique ASIC, maîtrise SystemVerilog/Verilog/VHDL, et connaissance en Python/C++. Anglais requis pour échanges internationaux.