Ingénieur ASIC R&D — Architecture, Vérif & DFT (Télétravail)

Capgemini Engineering recrute un ingénieur ASIC expérimenté pour définir des architectures ASIC, modéliser en RTL et réaliser la vérification et l’implémentation jusqu’au GDSII. Le poste couvre la conception physique et le debug des patterns ATPG, avec une forte interaction entre les équipes R&D et clients.

Vous maîtrisez VHDL/Verilog, SystemVerilog, et les méthodes UVM/OVM, et vous avez une expérience sur ASICs, MPU/MCU ou FPGA embarquant des ISA comme ARM/RISC-V.