Ingénieur ASIC – Design et Vérification RTL/Video

ELSYS Design recherche un designer RTL pour prendre en charge le design d’un ou plusieurs blocs d’un circuit de traitement vidéo. Vous participerez à la définition de la micro‑architecture, rédigerez les spécifications fonctionnelles et implémenterez la description RTL (VHDL ou SystemVerilog).

Vous assurerez l’intégration au top level et le suivi de la vérification fonctionnelle, avec des corrections et optimisations pour l’implémentation physique.