IA pour la Modélisation Topographique des Wafers

Une institution de recherche en technologie propose une thèse sur l'utilisation de l'intelligence artificielle pour modéliser la topographie des puces électroniques. Le candidat développera des algorithmes pour prédire les défauts topographiques, s'appuyant sur des techniques avancées et optimisant les modèles pour la fabrication. La thèse se situe à Grenoble, avec une formation recommandée en programmation Python et analyse d'images. La disponibilité est prévue pour le 01/09/2026.

#J-18808-Ljbffr