ASIC R&D Engineer (RTL/Verilog) — Remote & Growth

Capgemini France à Paris recherche un ingénieur ASIC expérimenté pour développer nos compétences en semi-conducteur et répondre aux besoins de clients mondiaux sur des nœuds technologiques avancés.

Vous travaillerez sur la définition d'architectures, la modélisation RTL (VHDL/Verilog/SystemVerilog), la vérification UVM, le DFT/ATPG et le design physique jusqu’au GDSII, avec des modules IP et l’intégration Top, en environnement mixte hardware/software.