Apprenti(e) Ingénieur Vérification SOC H/F/N

Description du Poste

Vous intégrerez un poste centré sur le déploiement d'un environnement de vérification avancé, basé sur le standard PSS (Portable Stimulus Standard). Cette approche innovante permet une spécification abstraite et portable du comportement des tests, favorisant ainsi une réutilisation extensive des scénarios à différents niveaux d'intégration (IP, SOC). L'objectif stratégique est d'améliorer l'automatisation, la robustesse et l'efficacité globale de la vérification de nos systèmes.

Responsabilités

• Participation à la conception et au développement d’un environnement de vérification basé sur le standard PSS.
• Développement des modèles et des contraintes en utilisant les langages de programmation requis.
• Modélisation des scénarios de test portables pour la vérification fonctionnelle de nos SOCs.
• Mise en œuvre et génération de stimuli contraints-aléatoires au niveau système.
• Analyse des résultats de simulation, investigation des anomalies (bugs) et réalisation de l’analyse de la couverture fonctionnelle.

Qualifications

• Candidat(e) en dernière année de cycle ingénieur ou en Master avec une spécialisation en microélectronique ou systèmes embarqués.
• Connaissances en langage SystemVerilog et en méthodologie UVM.
• Connaissances des langages de programmation : C et Python.
• Capacité d'analyse et de résolution de problématiques techniques complexes.

Avantages et détails du poste

• Contrat d'apprentissage (pas de contrat de professionnalisation ni de stage).
• Durée : 1 an à partir de septembre 2026.
• Salaire : selon la grille de rémunération en vigueur, 13ème mois et prime d’intéressement.
• Remboursement à hauteur de 50 % des frais de transport.
• Prime repas versée durant votre formation scolaire.
• Télétravail possible sous certaines conditions.
• Avantages proposés par le CSE (billetterie, chèques vacances, subventions voyages, etc.).